

SEMICONDUCTOR INTEGRATED CIRCUIT PROVIDED WITH SYNCHRONOUS INTERFACE AND SYNCHRONIZATION CONTROL SYSTEM USING THE SAME

Patent Number: JP2001256178

Publication date:

2001-09-21

Inventor(s):

KUSHIDA SOHEI: KAI NAOYUKI

Applicant(s):

TOSHIBA CORP

Requested Patent:

☐ JP2001256178

Application Number: JP20000070942 20000314

Priority Number(s):

IPC Classification: G06F13/42; G06F1/12; G06F12/00

EC Classification:

Equivalents:

Abstract

PROBLEM TO BE SOLVED: To satisfy the minimum stipulation of the setup and holding time of a slave LSI, to reduce data latency and to stably receive data in a master LSI.

SOLUTION: This circuit is provided with a clock output buffer 22 for inverting a system clock CLK from an internal circuit and outputting it to the outside, a buffer circuit 27 for inputting the output clock of the clock output buffer, a first FF 23 for fetching output data from the internal circuit by the system clock, a data output buffer 24 for outputting the data outputted from the first FF to the outside, a data input buffer 25 for inputting the data from the outside, a latch circuit 61 for performing a through operation/a latch operation corresponding to the logic level of latch control signals which are the signals of a phase opposite to the output clock of the clock output buffer to the output of the data input buffer and a circuit 28 for fetching latch output data by the system clock.

Data supplied from the esp@cenet database - 12

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(II)特許出顧公開番号 特開2001-256178

(P2001-256178A) (43)公開日 平成13年9月21日(2001.9.21)

(51) Int.Cl.7	識別記号	FI	テーマコード(参考)
G06F 13/42	350	G 0 6 F 13/42	350A 5B060
1/12		12/00	564A 5B077
12/00	5 6 4	1/04	3 4 0 D

審査請求 未請求 請求項の数4 OL (全 10 頁)


(21)出願番号	特願2000-70942(P2000-70942)	(71)出顧人	000003078 .
			株式会社東芝
(22) 出顧日 平.	平成12年3月14日(2000.3.14)	1	東京都港区芝浦一丁目1番1号
		(72)発明者	串田 宗平
			神奈川県川崎市幸区小向東芝町1番地 株
			式会社東芝マイクロエレクトロニクスセン
			ター内
		(72)発明者	甲斐 直行
		(10)30311	神奈川県川崎市幸区小向東芝町1番地 株
			式会社東芝マイクロエレクトロニクスセン
			ター内
		(74)代理人	
			弁理士 鈴江 武彦 (外6名)
			最終頁に続く

(54) 【発明の名称】 同期式インターフェースを有する半導体集積回路およびそれを用いた同期制御システム

(57)【要約】

【課題】スレーブLSIのセットアップ、ホールド時間 の最小規定を満たし、データレイテンシが小さく、マス ターLSIでデータを安定に受け取る。

【解決手段】内部回路からのシステムクロックCLK を反 転させて外部に出力するクロック出力バッファ22と、ク ロック出力バッファの出力クロックが入するバッファ 回路27と、内部回路からの出力データをシステムクロッ クにより取り込む第1のFF23と、第1のFFから出力 するデータを外部に出力するデータ出力バッファ24と、 外部からデータが入力するデータ入力バッファ25と、デ 一タ入力バッファの出力に対してクロック出力バッファ 加出力クロックとは連相の信号であるラッチ制御信号の 論理レベルに応じてスルー動作ノラッチ動作を行うラッ チ回路61と、ラッチ出力データをシステムクロックによ り取り込む回路28とを具備する。



【特許請求の範囲】

【請求項1】 内部回路から供給されるシステムクロッ クを反転させる第1の反転回路と、

前記第1の反転回路から出力するクロックを第1の外部 端子に出力するクロック出力バッファと、

前記内部回路から供給される出力データがデータ入力端 に入力し、前記内部回路から供給されるシステムクロッ クにより取り込む第1のフリップフロップ回路と、

前記第1のフリップフロップ回路から出力するデータを 第2の外部端子に出力するデータ出力バッファと. 前記第2の外部端子から入力するデータが入力するデー

タ入力バッファと、 前記データ入力バッファの出力がデータ入力端に入力

1. 前記クロック出力バッファの出力クロックと同相ま たは逆相の信号がラッチ制御信号として入力し、前記ラ ッチ制御信号の論理レベルに応じて前記データ入力端の データ入力に対してスルー動作/ラッチ動作を行うラッ チ回路と、

前記ラッチ回路の出力データを前記内部回路から供給さ れるシステムクロックにより取り込み、前記内部回路へ 入力データとして供給するデータ取り込み回路とを具備 することを特徴とする同期式インターフェースを有する 半邁依集積同路.

【請求項2】 内部回路から供給されるシステムクロッ クを反転させる第1の反転回路と

前記第1の反転回路から出力するクロックを第1の外部 端子に出力するクロック出力バッファと、

前記クロック出力バッファから出力するシステムクロッ クが入力するバッファ回路と、

前記内部回路から供給される出力データがデータ入力端 に入力し、前記内部回路から供給されるシステムクロッ クにより取り込む第1のフリップフロップ回路と.

前記第1のフリップフロップ回路から出力するデータを 第2の外部端子に出力するデータ出力バッファと. 前記第2の外部端子から入力するデータが入力するデー 夕入力バッファと、

前記データ入力バッファの出力がデータ入力端に入力 し、前記バッファ回路から前記クロック出力バッファの 出力クロックと同相または逆相の信号がラッチ制御信号 として入力し、前記ラッチ制御信号の論理レベルに応じ て前記データ入力端のデータ入力に対してスルー動作/ ラッチ動作を行うラッチ回路と、

前記ラッチ回路の出力データを前記内部回路から供給さ れるシステムクロックにより取り込み、前記内部回路へ 入力データとして供給するデータ取り込み回路とを具備 することを特徴とする同期式インターフェースを有する

【請求項3】 請求項1または2のいずれか1項に記載 の同期式インターフェースを有するマスター側の半導体 **集積回路と**

前記マスター側の半連体集積回路にクロック信号線およ びデータ信号線を介して接続され、前記マスター側の半 導体集積回路から入力するデータを同期クロックの前縁 で取り込み、また、前記同期クロックの前縁からある遅 延時間後に出力データを前記マスター側の半導体集積回 路に送るスレーブ動作を行うスレーブ側の半導体集積回 路とを具備することを特徴とする同期制御システム。

【請求項4】 前記スレーブ側の半導体集積回路は同期 型半導体メモリであることを特徴とする請求項3記載の 同期制御システム。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、同期式インターフ ェースを有する半導体集積回路およびそれを用いた同期 制御システムに係り、特に同期式インターフェースに関 するもので、例えば論理LSIおよびそれに対してスレ ーブ動作をする同期型メモリLSIを含む同期制御シス テムに使用されるものである。

[0002]

【従来の技術】CPUなどのマスター側LSIにスレー ブ側LSIを接続して同期制御システムを構成する場合 が多くなっている。この場合、マスター側LSIに対し て完全なスレーブ動作をするスレーブ側LSIとして、 同期型DRAM(SDRAM)。同期型SRAM、同期型R OMなどが挙げられる。

【0003】ここで、スレーブ側LS1の完全なスレー ブ動作とは、図4に示すように、マスター側しSIから の入力データ (制御信号、アドレスを含む) を同期クロ ックCLK の前縁で取り込み、また、出力データを同期ク ロックCLK の前縁からある遅延時間 (delay 、スレーブ 側しSIのアクセスタイム) 後にマスター側しSIに送 る動作をいう。なお、入力データの前縁と同期クロック CLK の前縁とのセットアップ (setup) 時間. 同期クロ ックCLK の前縁と入力データの後縁とのホールド (hol d) 時間はそれぞれ最小値が規定されている。

【0004】図5は、従来の同期制御システムでマスタ 一側LSIとして使用される論理LSIの同期式インタ ーフェース回路の一例を示すブロック図である。

【0005】図5に示す論理LS1において、内部回路 (図示せず) から供給されるシステムクロックCLK は、 インバータ回路91により反転された後、入/出力セル群 の一部であるクロック出力バッファ92を介してシステム クロックRAMCLKとして外部に出力する。このシステムク ロックRAMCLKは、外部配線(図示せず)を介してスレー ブ側LS1 (図示せず、例えばSDRAM) へ供給され る。即ち、マスター側しSIのシステムクロックCLK と、スレープ側LSIへ供給されるシステムクロックRA

MCLKとの位相関係は逆位相の関係にある。 【0006】一方、内部回路(図示せず)から供給され

る出力データoutdata は、第1のフリップフロップ回路

(FF1)93のデータ入力端に入力し、ここで前記システムクロックCLK により取り込まれた後、入/出力セル群の一部であるデータ出力バッファ94を介してデータDA TAとして外部に出力し、さらに、外部配線(図示せず)を介してスレーブ側しSIハ 供給される。

【0007] 前記スレーブ側しS1の出力データRAMDAT A は外部配線(図示せず)を介してマスター側しS1の人/出力セル群の一部であるデータ入力バッファ95に入力し、このデータ入力バッファ95に入力し、このデータ入力バッファ95に入力を、高にの第2のFF回路の任法、前記インバータ回路91の出力である反応プロック化とを受けて前記テータ入力端の入力を取り込む。この第2のFF回路の出力は、第3のFF回路(FF3)9のデータ入力端に入力し、ここで前記システムクロック化Kにより取り込まれた後、内部回路(図示せず)へ入力データ1の相なとして入力する。

【0008】しかし、上記したようにマスター側LSI のインバータ回路91の出力である反転クロック/CILKを使 用してスレーブ側LSIからのデータRAPMATAを取り込 む構成は、同期制飾システムの高速化が進展するにつれ てルーブ側LSIとマスター側LSIと間の負荷に比 較的影響を受け、不都合が生じてくる。

100091即ち、同期制御・スステムの高速化が進展するにつれて、マスター側しSIの内部システムクロックRMC LKを供給するためのクロック出かバッファ9における選延時間が無視できなくなり。しかも、この遅延時間はしまりの確認を生や温度の変動、製造プロセスのばらつきに依存して受動するので、スレーブ側しSIからのデータRMのATAを取り込む動作のタイミングが不安定になし、ひいいては、データ取り込み動作が不安定になる。【0010】このような問題の対策の1つとして、マスター側しSIにおいて、スレーブ側しSIからのデーター側しSIにおいて、スレーブ側しSIからのデーター側しSIにおいて、スレーブ側しSIからデーターの表別が表するが、スレーブ側しSIからデーターの構成は、スレーブ側しSIから関則クロックを受け取るも構成が考えられるが、この構成は、スレーブ側しSIから関則クロックを受け取るための外部端手を追加する必要が進む。

【0011】また、別か対策として、特開呼9-128 333号公報に開示された技術、即ち、デジタル1Cに おいて、外部LSIからのデータを取り込む回路のサン プリングクロックとして、デジタル1Cから外部LSI に出力する制即信号の分岐信号を使用する技術を適用し 大精成が考えられる。このように構成すれば、スレーブ 関LSIに供給されるシステムクロックRAWCはと第2の FF回路5の入力クロックCLKは、スター両 スレーブ側LSIとの間の負荷の影響を同時で受けるの で、両者の位相差は少なくなり、入力クロックCLK・の遅 延に対するマージンが増える。したがって、同期制即シ ステムの高速化が進長とし、マスター側LSIと

で好ましくない。

の影響を比較的受けずにスレーブ側LSIからのデータを受け取ることができ、データ取り込み動作の安定化が可能になることが期待される。

[0012]

【発明が解決しようとする課題】ところで、上記したような同期制御システムに使用されるマスター側LSIに 搭載する同期式インターフェースを設計する際には、次 の3点を考慮する必要があり、これらの3点を極力満た すことが望ましい。

【0013】(a)スレーブ側LSIのセットアップ (setup)時間の最小規定およびホールド (hold)時間 の最小規定を満たすこと。

【0014】(b) スレーブ側しS1とマスター側しS Iとの間のデータのレイテンシが比較的小さいこと。 【0015】(c) スレーブ側しSIとマスター側しS Iとの間の負荷に比較的影響を受けずにマスター側しS Iがデータを受け取れること。

【0016】以下、前途上たようなデジタルICから外 部LSIに出力する制御信号の分岐信号を使用する技術 を適用した図6に示すマスター側LSIの同期式インタ フェース回路について、上記3つの観点から検討す る。

【0017】 即も、図6の同様式インターフェース回路 において、内部回路から供給されるシステムクロックU 化は、インバータ回路21により反転された後、入/出力 セル群の一部である双方向入/出力バッファのクロック 出力バッファ22および外部端子141 を介してシステムクロ ックRMMCIKとして外部に出力する。このシステムクロ ックRMMCIKは、クロック信号線(図示せず)を介してス レーブ側しS1 (図示せず)へ供給される。ここで、シ ステムクロックRMCIKとの位相 関係は逆位和の関係にある。

【0018】内部回路から供給される出力データoutdat a は、第1のフリップフロップ回路(FF1)23のデー タ入力端に入力し、ここで前記システムクロックCLKに より取り込まれた後、入/出力セル群の一部であるデー タ出力バッフマ243よび外部端等742を介してデータDA TAとして外部に出力する。このデータDATAは、データ信 号線(図示せず)を介してスレーブ側LSIへ供給される。

【0019】スレープ側LSIの出力データRAMDATA はデータ信号線を介してマスター側LSIの外部第3-142 から入一出力セル群の一部であるデータ入力パッファで5 に入力する。このデータ入力パッファで5 に入力する。このデータ入力端に入力する。この第2のFF回路264、両型クロック出力パッファ200 出力であるシステムクロックRAMCLKが双方向入一出力パッファの入力パッファ回路264をクロックCLK(クロックCLK との位相関係は逆位相の関係にある)を受けて前記データ入力端の入力を取り込む。この第2のFF回前記データ入力端の入力を取り込む。この第2のFF回前記データ入力端の入力を取り込む。この第2のFF回

路26の出力は、第3のFF回路(FF3)28のデータ入 力端に入力し、ここで前記システムクロックCLKにより 取り込まれた後、内部回路へ入力データindataとして入 力する。

【0020】図7(a)および(b)は、図6の回路の データ出力動作の一例およびデータ入力動作の一例を示 すタイミング波形図である。

【0021】(1)まず、第1のFF回路23からスレー ブ関LSIまでのデータ出力パスのデータ出力動作の一 例について、図7(a)のタイミング波形図を参照して 説明する。

【0022】図6の同期式インターフェース回路では、 前述したようにシステムクロックCLK とAMNCLKとの位相 関係は産地和内側係にあり、システムクロックLK の ち上がりで出力されたデータDATAはスレーブ側しSIで システムクロックAMNCLKの立ち上がりで受け取られる。 システムクロックAMNCLKの立ち上がりで受け取られる。 データDATAのデータ幅中央位置に対応するので、スレー ブ側しSIのセットアップ・ホールド仕様に選反する可 能性は低い、なお、このデータ出力動作で使用されたク ロック数は0.5 サイクルである。

【0023】(2)次に、スレーブ側しSIからマスター側しSIの第2のFF回路必までのデータ入力がスのデータ入力動作の一例について、図7(b)のタイミング波形図を参照して説明する。

【0024】図6の回路では、前述したようにシステム クロックRAMCRと第2のFF回路26の入力クロックCR* は、マスター側しSIとスレーブ側しSIとの間の負荷 の影響を同等に受けるので、両者の位相差は少ない。

【0025】よって、スレーブ側LSIでシステムクロックRAMCLKの立ち上がりから出力されたデータRAMDATAを第2のドア同路2の5人几Kがの立ち上がりで受け取る場合、第2のドア国路26に対するセットアップ・ホールド任様を譲返する可能性は低い。なお、このデータ入動作で使用されたクロック数は、サイクルである人

【0026】(3)次に、第2のFF回路3から第3の FF回路3までのデータパスのデータ転送動作の一例に つけて、図7(b)のタイミンク波形図を参照して説明 する。

【0027】第2のFF回路36の入力クロックUK'の立ち上がりから出力された第2のFF回路36の出力ボータシステムワックUK の立ち上がりで受け取る場合、上記入力クロックUK'はマスター側しSIとスレーブ側しSIとの間の負荷の影響を受けて遅延にばらつきが生じる。そして、前速したようにシステムクロックUK'の位間関係は逆位相の関係にあるので、上記入力クロックUK'が大きく遅延した場合には、第2のFF回路36の出力データはシステムクロックUK の立ち上がりのセットアップ・ホールドに対するセットアップ・ホールドに対するセットアップ・ホールドに対するセットアップ・ホールドに対するセットアップ・ホールドに対するセットアップ・ホールドに対するセットアップ・ホールドに対するセットアップ・ホールドに対するセットアップ・ホールドは様の関係を満たせ

なくなる可能性が大きい、しかし、スレーブ側しSI に 供給されるシステムクロックRMCIKと第2のFF回路26 の入力クロックCIK「は、マスター側LSIとスレーブ側 LSI との間の負荷の影響を同等に受けるので、両者の 位相差は少なくなっており、その分だけ入力クロックCI ド・の遅延に対するマージンが増える。なお、このデータ 転送動作で使用されたクロック数は0.5 サイクルであ 2.5

【0028】図6の同期式インターフェース回路を用いた同期制御システムにおけるスレーブ側しS 1 からのデータレイテンシは、前記(1)から(3)で使用されたクロック数の和であるので、2 サイクルとなる。

【0029】しかし、図6の同期式インターフェース回路を有する論理レSIによれば、前述した同期式インターフェースに望まれる3つの条件(a)、(b)、

(c)のうちの2つの条件(a)、(b)を十分に満足しているが、残りの1つの条件(c)については、必ずしも十分には満足していない。

【0030】一方、図8は、図6の同期式インターフェース回路の変形例を示している。

【0031】即ち、図8の同期式インターフェース回路は、図6を参照して前述した同期式インターフェース回路と比べて、インバータ回路21が省略されることにより、システムクロックCLKと路外にKの位相関係およびシステムクロックCLKと第2のFF回路26の入力クロックCLKは同位相の関係にある点が異なり、その他は同じである。

【0032】図9(a)および(b)は、図8の回路のデータ出力動作の一例およびデータ入力動作の一例を示すタイミング波形図である。

【0033】(1) まず、第1のFF回路23からスレー ブ側しSIまでのデータ出力パスのデータ出力動作の一 例について、図9(a)のタイミング波形図を参照して 説明する。

【0034】図8の同期就インターフェース回路では、前途したようにシステムクロックCIK とRMCIKとの位相関係は同位和の関係にあり、システムクロックCIK の立ち上がりで出力されて、テークBITAはスレーブ側LSIで、システムクロックRMCIKの立ち上がりからの駆動選延、データ出力バッファ24の遅延、データ信号線(図示せず)の遅延などによって遅れる。また、システムクロックRMCIKは、アロック出力バッファ22の遅延、クロック信号線(図示せず)の遅延などによって遅れる。また、システムクロックRMCIKは、アロック出力バッファ22の遅延、クロック信号線(図示せず)の遅延なだは、フェスをがあるので、スレーブ側LSIのセットアップ・ホールド仕様に違反する可能性が大きい、なお、このデータ出力動作で使用されたクロック数は、サイクルである。

【0035】(2)次に、スレーブ側しSIからマスター側しSIの第2のFF回路26までのデータ入力パスの

データ入力動作の一例について、図9 (b)のタイミング波形図を参照して説明する。

[0036] 図8の回路では、システムクロックCLK と 第2のFF回路26の入力クロックCLK は同位相の関係に あり、前述したようにシステムクロックBMCLKと第2の FF回路26の入力クロックCLK は、マスター関しSIと スレーブ側しSIとの間の負債の影響を同等に受けるの で、画者の付用とか問か負債の影響を同等に受けるの で、画者の付料を対かない。

【0037】よって、スレーブ側LSIでシステムクロックRMCLKの立ち上がりから出力されたデータRAMDATA 毎第2の下F回路2の入力ウロックCLK'の立ち上がりで 受け取る場合、第2のFF回路26に対するセットアップ ホールド仕様を違反する可能性は低い、なお、このデータ入力動作で使用されたクロック数は1サイクルである。

【0038】(3)次に、第2のFF回路3から第3の FF回路3までのデータバスのデータ転送動作の一例に ついて、図9(b)のタイミング波形図を参照して説明 する。

【0039】第2のFF回路盗の入力クロックQK'の立ち上がりから出力された第2のFF回路盗の出力データをシステムクロックQK の立ち上がりで受け取る場合、上記入力クロックQK'はマメター側LSIとスレーブ側LSIとの間の負荷の影響を受けて選延にばらつきが生じる。そして、前述したようにシステムクロックQK'の位相関係は同位相の関係にあるので、上記入力クロックQK'が大きく遅延した場合において第2のFF回路迄の出力データとシステムクロックQK か立ち上がりのセットアップ・ホールドに対するセットアップ・ホールド仕様の関係は、図6を響限して前述した回路と比べて余裕がある。なお、このデータ転送動作で使用されたクロック数は1サイクルである。

【0040】図8の回路を用いた同期制御システムにおけるスレーブ側し51からのデータレイテンシは、前記(1)から(3)で使用されたクロック数の和であるので、3サイクルとなる。

【0041】期ち、図8の開駅式インターフェース回路を有する論理LSIによれば、前述した同期式インターフェースに関連されるつの条件(a)、(b)、(c)のうち(c)を十分に満足しているものの、残りの2つの条件(a)、(b)について若干精性が生じている。「0042】本売明は上記の事情に鑑みてなされたもので、スレーブ側LSIのセットアップ時間の最小規定およびホールド時間の最小規定を満たすこと、スレーブ側しSIとマスター側しSIとの間のデータのレイテンシが比較砂がさいこと、スレーブ側LSIとマスター側しSIとの間の質が中ダのレイテンシが比較砂がさいこと、スレーブ側LSIとマスター側した「1がデータを受け取れることの3点を飯内間呼ば高さまとか可能を半導体集積阻路およびそれを用いた同期

制御システムを提供することを目的とする。

【課題を解決するための手段】本発明の同期式インター フェースを有する半導体集積回路は、部回路から供給さ れるシステムクロックを反転させる第1の反転回路と、 前記第1の反転回路から出力するクロックを第1の外部 端子に出力するクロック出力バッファと、前記内部回路 から供給される出力データがデータ入力端に入力し、前 記内部回路から供給されるシステムクロックにより取り 込む第1のフリップフロップ回路と、前記第1のフリッ プフロップ回路から出力するデータを第2の外部端子に 出力するデータ出力バッファと、前記第2の外部端子か ら入力するデータが入力するデータ入力バッファと、前 記データ入力バッファの出力がデータ入力端に入力し、 前記クロック出力バッファの出力クロックと同相または 逆相の信号がラッチ制御信号として入力し、前記ラッチ 制御信号の論理レベルに応じて前記データ入力端のデー タ入力に対してスルー動作/ラッチ動作を行うラッチ回 路と、前記ラッチ回路の出力データを前記内部回路から 供給されるシステムクロックにより取り込み、前記内部 回路へ入力データとして供給するデータ取り込み回路と を具備することを特徴とする。

【0044】本発明の同期式インターフェースを有する 半適体集積同路は、内部同路から供給されるシステムク ロックを反転させる第1の反転回路と、前記第1の反転 回路から出力するクロックを第1の外部端子に出力する クロック出力バッファと、前記クロック出力バッファか ら出力するシステムクロックが入力するバッファ回路 と、前記内部回路から供給される出力データがデータ入 力端に入力し、前記内部回路から供給されるシステムク ロックにより取り込む第1のフリップフロップ回路と、 前記第1のフリップフロップ回路から出力するデータを 第2の外部端子に出力するデータ出力バッファと、前記 第2の外部端子から入力するデータが入力するデータ入 カバッファと、前記データ入力バッファの出力がデータ 入力端に入力し、前記バッファ回路から前記クロック出 カバッファの出力クロックと同相または逆相の信号がラ ッチ制御信号として入力し、前記ラッチ制御信号の論理 レベルに応じて前記データ入力端のデータ入力に対して スルー動作/ラッチ動作を行うラッチ回路と、前記ラッ チ回路の出力データを前記内部回路から供給されるシス テムクロックにより取り込み、前記内部回路へ入力デー タとして供給するデータ取り込み回路とを具備すること を特徴とする。

(0045)また、本売卵/内開駅制デンステムは、本売 明の同期式インターフェースを有するマスター側の半導 体集積回路と、前記マスター側の半導体集積回路にクロ ック信号線およびデータ信号線を介して接続され、前記 ワフー側の半導体集積回路から入力するデータを同 フロックの削減で取り込み、また、前記間切りフックの 前縁からある遅延時間後に出力データを前記マスター側 の半導体集積回路に送るスレーブ動作を行うスレーブ側 の半導体集積回路とを具備することを特徴とする。

[0046]

【発明の実施の形態】以下、図面を参照して本発明の実 施の形態を詳細に説明する。

【0047】図1は、本発明の同期制御システムの一実 施形態を示すブロック図である。

【0048】図1において、11はマスター側しSIとし て使用される論理LSI(例えば動画圧縮信号デコーダ 用のLSI)であり、12は前記マスター側LSIに対し て完全なスレーブ動作をするスレーブ側LSI (例えば SDRAM)、13は上記マスター側しSIとスレーブ側 LSIとの間の外部配線であり、クロック信号線131お よびデータ信号線132 を含む。前記論理しS I 11は、内 部回路10と同期式インターフェース回路20が搭載されて いる。

【0049】<同期式インターフェース回路の実施形態 >図2は、図1中のマスター側LSIの同期式インター フェース回路を取り出して一実施形態を示すブロック図 である。

【0050】図2に示すマスター側LSIの同期式イン ターフェース回路において、内部回路から供給されるシ ステムクロックCLK は、第1のインバータ回路21により 反転された後、入/出力セル群の一部である双方向バッ ファのクロック出力バッファ22および外部端子141 を介 してシステムクロックRAMCLKとして外部に出力する。こ のシステムクロックRAMCLKは、外部配線を介してスレー

ブ側LSI (例えばSDRAM) へ供給される。ここ で、システムクロックCLK とRAMCLKとの位相関係は逆位 相の関係にある。

【0051】一方、内部回路から供給される出力データ outdata は、第1のFF回路23のデータ入力端に入力 し、ここで前記システムクロックCLK により取り込まれ た後、入/出力セル群の一部である双方向バッファのデ ータ出力バッファ24および外部端子142 を介してデータ DATAとして外部に出力し、さらに、外部配線を介してス レーブ側LSIへ供給される。

【OO52】前記スレーブ側LSIの出力データRAMDAT A は外部配線を介してマスター側しSIの入/出力セル 群の一部である双方向バッファのデータ入力バッファ25 に入力し、このデータ入力バッファ25の出力は、ラッチ 回路 (LATCH) 61に入力データDとして入力する。

【0053】このラッチ回路61は、前記クロック出力バ ッファ22の出力クロックRAMCLKが双方向バッファの入力 バッファ回路27を経た後、第2のインバータ回路62によ り反転された信号(システムクロックCLK とは同相)が ラッチ制御信号Latch inとして入力し、このラッチ制御 信号Latch inの論理レベル "H" / "L" に応じて入力 データDに対してスルー動作/ラッチ動作を行う。即 ち、このラッチ回路61の入力データD、ラッチ制御信号 Latch in、ラッチ出力データLatch OUT の関係は、次の 表1の直理債表に示すようになる. [0054]

【表1】

D	Latch in	Latch OUT
"L"	"H"	スルー ("L")
"H"	"H"	スルー ("H")
X ("H" または "L")	"L"	ホールド (X)

【0055】上記ラッチ回路61のラッチ出力データlatc h OUT は、データ取り込み回路(本例ではFF3)28の データ入力端に入力し、ここで前記システムクロックCL K により取り込まれた後、内部回路へ入力データindata として入力する。

【0056】図3(a)は、図2の同期式インターフェ ース回路のデータ出力動作の一例を示すタイミング波形 図である。

【0057】図3(b)は、図2の同期式インターフェ ース回路のデータ入力動作の一例としてスレーブ側しS Iの出力データRAMDATA の遅延が小さい場合の動作を示 すタイミング波形図である。

【0058】図3(c)は、図2の同期式インターフェ ース同路のデータ入力動作の一例としてスレーブ側LS

I の出力データRAMDATA の遅延が大きい場合の動作を示 すタイミング波形図である。なお、図3(c)では、負 荷の影響を受けたスレーブ側しSIのシステムクロック RAMCLKが半クロック分遅延し、スレーブ側しS I の出力 データRAMDATA が大きく遅れた場合を示している。

【0059】(1)まず、マスター側LSIの第1のF F回路23からスレーブ側LSIまでのデータ出力パスの データ出力動作の一例について、図3 (a) のタイミン グ波形図を参照して説明する。

【0060】図2の同期式インターフェース回路では、 前述したようにシステムクロックCLK とRAMCLKとの位相 関係は逆位相の関係にあり、マスター側LSIからシス テムクロックCLK の立ち上がりで出力されたデータDATA はスレーブ側LSIでシステムクロックRAMCLKの立ち上

がりで受け取られる。RAMCLKの立ち上がりのタイミング はデータ幅の中央位置に対応するので、スレーブ側LS 1のセットアップ・ホールド仕様に違反する可能性は低 い。なお、このデータ出力動作で使用されたクロック数 は0.5 サイクルである。

【0061】(2)次に、スレーブ側LSIからマスター側LSIのデータ取り込み回路28までのデータ入力がスのデータ入力動作の一例について、図3(b)、

(c)のタイミング波形図を参照して説明する。

【0062】図2の同期式インターフェース回路では、 システムクロックRAMCLKとラッチ回路61のラッチ制御信 号Latch inは、マスター側しSIとスレーブ側しSIと の間の負荷の影響を同等に受けるので、両者の位相差は かかい。

【0063】スレーブ側LSIでシステムクロックRAMC LKの立ち上がりt1から出力されたデータはマスター側し SIのラット回路61を通り、システムクロックCIK の立 ち上がりt4でデータ取り込み回路28に受け取られる。こ のようにマスター側しSIでラッチ回路61を使用するこ とにより、スレーブ側LSIからのデータを1.5 サイク ル (システムクロックRAMCLKの立ち上がりからシステム クロックCIK の立ち上がり) で受け取ればよいことにな る。

【0064】この際、スレーブ側LSIの出力データAMMATA は遅れる可能性がある。ここで、図3(b)に示すように、スレーブ側LSIの出力データAMMATA の選延が小さい場合は、ラッチ回路61のホールド期間のデータをデータ取り込み回路28が受け取ることになる。これで対して、図3(c)に示さった。スレーブ側LSIの出力データRMOATA の遅延が大きい場合は、ラッチ回路61のスルー期間のデータをデーク取り込み回路28が受け取ることになる。

【0065】なお、上記データ入力動作で使用されたクロック数は1.5 サイクルである。

【0066】図2の同期式インターフェース回路を用いた同期制御システムにおけるスレーブ側しSIからのデ

ータレイテンシは、前記(1)から(2)で使用された クロック数の和であるので、2 サイクルとなる。

【0067】即ち、図2の同期式インターフェース回路を有する論理LSIによれば、前述した同期式インターフェースに望まれる3つの条件(a)、(b)、(c)の余てを同時に満足している。

【0068】したがって、図2の同期式インターフェー ス回路を有する論理しる1およびそのスレーブ側に接続 される同期型しる1からなる同期制御システムにおいて も、上記したような図2の同期式インターフェース回路 による効果が得られる。

【0.069】なお、前記したラッチ回路6iを用いる利点は、上記実施形態に限らず、スレーブ側しSIからのクロックを第2のインバーク回路62により反転した信号をラッチ制御信号41ない。カロックに、クロック出力バッファ2から出力されるシステムクロック8M/KIKを、入力バッフの路27を経た後、第2のインバーク回路62により反転した信号をラッチ制御信号41なた。Intelを1と、カンボッチ制物信号41なた。Intelを1と、カンボッチ制物信号41なた。Intelを1と、カンボッチ制物信号41なた。Intelを1と、カンザーがあった。Itelを1と、アンボッチ制物信号41なた。Intelを1と、アンボッチ制物信号41なた。Intelを1と、アンボッチ制物信号41なた。Intelを1と、アンボッチ制物信号41なた。Intelを1と、アンボッチ制物信号41ない。Intelを1と、Intelを1を1ないません。Intelを1を1ないまた。Intelを1を1ないまた。Intelを1を1ないまた。Intelを1ないまた。Int

【〇〇7〇】なお、前記ラッチ回路61の入力データD、 ラッチ制助信号Latch in. ラッチ出力デークLatch UUT の関係を、必みまとに示す東側積みのようを変すれ ば、クロック出力バッファ22から出力されるシステムク ロックRMCLと同相の信号をラッチ制助信号Latch inと て用いても、前記した場合と同様の動作を得ることが できる。この場合には、前記フロック入力バッファ27の 出力を第2のインバータ回路のにより反転することなく ラッチ制制信号Latch inとして用いることができ、第2 のインバータ回路の2を当ちまることができる。

【0071】

D	Latch in	Latch OUT
"Н"	"L"	スルー ("H")
"L"	"L"	スルー ("L")
X ("H" または "L")	"H"	ホールド (X)

【0072】また、上記実施形態において、マスター側 LSIのシステムクロックRAMILRのタイミングを微測整 するために、図2中に点線で示すようにシステムクロッ クCIK の経路に可変遅延セル63を挿入してもよい、そして、マスター側LSIを実装ボードに搭載してシステム 販品に使用した状態で、システムの立ち上げ時に可変遅 延セルの遅延時間を最適値に測察した後、測察値を固定 することが望ましい。

[0073]また、マスター間しSIに対して完全なスレーブ動作をするスレーブ間LSIとしては、上記した 実施の形態で例示したSDRAMに限らず、他の同期型 SRM、同期型的Mなどの同期型メモリや、同期型論理し SIなどを使用する場合にも本発明を適用可能である。 [0074] 【発明の効果】上速したように本発明の同期ポインターフェスを有する半導体集積回路およびそれを用いた同期制御システムにおは、完全なスレーブ側しる「いた」という。 レーブ側しる「いた」という。 レード時間の最小規定を満たし、マスター側しSIのセットアップ・ホールドを満たし、マスター側しSIとのマスター側しSIとマスター側しSIとの間のデータのレイテンシが比較的小さく、かつスレーブ側しSIとマスター側しSIとの間の貨商の影響に対して強い。

【図面の簡単な説明】

【図1】本発明の同期制御システムの一実施形態を示す ブロック図。

【図2】図1中のマスター側LSIの同期式インターフェース回路を取り出してその実施の形態を示すブロック図.

【図3】図2の同期式インターフェース回路のデータ出 力動作の一例およびデータ入力動作の相異なる例を示す タイミング波形図。

【図4】スレーブ側LSIの完全なスレーブ動作の一例 を示すタイミング波形図。

【図5】従来の同期制御システムでマスター側LSIと して使用される論理LSIの同期式インターフェース回 路の一例を示すブロック図。

【図6】従来考えられるマスター側しSIの同期式イン

ターフェース同路を示すブロック図.

【図7】図6の同期式インターフェース回路のデータ出 力動作の一例およびデータ入力動作の一例を示すタイミ ング波形図。

【図8】図6のマスター側LSIの周期式インターフェ ース回路の変形例として従来考えられる例を示すブロッ ク図。

【図9】図8の同期式インターフェース回路のデータ出 力動作の一例およびデータ入力動作の一例を示すタイミ ング波形図。

【符号の説明】

141 …第1の外部端子、

142 …第2の外部端子、

21…第1のインバータ回路、

22…クロック出力バッファ、

23…第1のFF回路、 24…データ出力バッファ、

25…データ入力バッファ、


26…第2のFF回路、


27…クロック入力バッファ、


28…データ取り込み回路(第3のFF回路)、


61…ラッチ回路、


62…第2のインバータ回路、











フロントページの続き

Fターム(参考) 5B060 CC01 CC05 5B077 FF11 GG07 GG16 HH03